这篇文章主要介绍了Verilog关键词的条件语句怎么使用的相关知识，内容详细易懂，操作简单快捷，具有一定借鉴价值，相信大家阅读完这篇Verilog关键词的条件语句怎么使用文章都会有所收获，下面我们一起来看看吧。条件（if）语句用于控制执行语句要根据条件判断来确定是否执行。条件语句用关键字 if 和 else 来声明，条件表达式必须在圆括号中。条件语句使用结构说明如下：if 语句执行时，如果 condition1 为真，则执行 true_statement1 ；如果 condition1 为假，condition2 为真，则执行 true_sta免费云主机域名tement2；依次类推。else if 与 else 结构可以省略，即可以只有一个 if 条件判断和一组执行语句 ture_statement1 就可以构成一个执行过程。else if 可以叠加多个，不仅限于 1 或 2 个。ture_statement1 等执行语句可以是一条语句，也可以是多条。如果是多条执行语句，则需要用 begin 与 end 关键字进行说明。下面代码实现了一个 4 路选择器的功能。testbench 代码如下：仿真结果如下。由图可知，输出信号与选择信号、输入信号的状态是相匹配的。事例中 if 条件每次执行的语句只有一条，没有使用 begin 与 end 关键字。但如果是 if-if-else 的形式，即便执行语句只有一条，不使用 begin 与 end 关键字也会引起歧义。例如下面代码，虽然格式上加以区分，但是 else 对应哪一个 if 条件，是有歧义的。当然，编译器一般按照就近原则，使 else 与最近的一个 if（例子中第二个 if）相对应。但显然这样的写法是不规范且不安全的。所以条件语句中加入 begin 与 and 关键字就是一个很好的习惯。例如上述代码稍作修改，就不会再有书写上的歧义。关于“Verilog关键词的条件语句怎么使用”这篇文章的内容就介绍到这里，感谢各位的阅读！相信大家对“Verilog关键词的条件语句怎么使用”知识都有一定的了解，大家如果还想学习更多知识，欢迎关注百云主机行业资讯频道。
本文小编为大家详细介绍“PHP中多态性指的是什么”，内容详细，步骤清晰，细节处理妥当，希望这篇“PHP中多态性指的是什么”文章能帮助大家解决疑惑，下面跟着小编的思路慢慢深入，一起来学习新知识吧。 在PHP中，多态性是指同一个操作作用于不同的类的实例，将产生不同…
免责声明：本站发布的图片视频文字，以转载和分享为主，文章观点不代表本站立场，本站不承担相关法律责任；如果涉及侵权请联系邮箱：360163164@qq.com举报，并提供相关证据，经查实将立刻删除涉嫌侵权内容。
微信扫一扫 
